Bahan Persentasi 2

FLIP-FLOP

•       FLIP FLOP merupakan  dasar rangkaian sekuensial yang meliputi peralatan memory dan pewaktu. 

•       FLIP FLOP dihubungkan untuk membentuk pencacah, Register geser, dan berbgai peralatan memori.

FLIP FLOP R-S

FLIP-FLOP R-S Mempunyai dua masukan yang diberi label R dan S. Dan mempunyai dua keluaran yang diberi label Q dan Q.

                Pada FLIP-FLOP, keluaran selalu berlawanan atau komplementer. Dengan kata lain, bila Q = 1 , maka keluaran Q = 0, dan sebagainya. Huruf “S” dan “R” pada masukan FLIP-FLOP R-S seringkali disebut sebagai masukan set dan reset.

                                              Gambar 1.1 Simbol Logika untuk suatu Flip-Flop R-S

   

   Tabel Kebenaran Flip Flop R-S

                              Gambar 1.2 Rangkaian Flip – Flop R-S yang menggunakan gerbang NAND

                                Gambar 1.3 Diagram bentuk gelombang untuk suatu Flip- Flop R-S

Gambar 1.3 memperlihatkan bentuk gelombang masukan (R,S) dan bentuk gelombang keluaran (Q,Q) untuk Flip-Flop R-S. Sebelah bawah dari diagram merupakan daftar baris dari table kebenaran Tabel 1.1. Bentuk gelombang Q memperlihatkan kondisi set dan reset dari keluaran, taraf logika (0,1) ada pada sisi kanan dari bentuk gelombang. Diagram bentuk gelombang dari jenis yang diperlihatkan pada Gambar 1.3 sangat sering dibicarakan pada rangkaian logika sekuensial.



FLIP FLOP R-S yang Berdetak

Simbol Flip-Flop  R-S Yang Berdetak diperlihatkan bahwa Flip-Flop tersebut kelihatannya seperti Flip-Flop R-S, kecuali bahwa Flip-Flop R-S yang berdetak mempunyai masukan ekstra yang diberi label CLK (berguna untuk detak).

                                           Gambar 1.4 Persoalan deretan pulsa Flip-Flop R-S

                                  Gambar 1.5  Simbol Logika untuk suatu Flip-Flop R-S yang berdetak

Gambar 1.5 memperlihatkan bahwa Flip-Flop tersebut kelihatannya seperti Flip-Flop R-S, kecuali bahwa Flip-Flop R-S yang berdetak mempunyai masukan ekstra yang diberi label CLK (berguna untuk detak).

                    Gambar 1.6 Diagram bentuk gelombang untuk suatu Flip- Flop R-S Berdetak

Gambar 1.6 Menggambarkan operasi Flip-Flop R-S yang berdetak. Masukan CLK ada pada sebelah atas diagram. Perhatikan bahwa pulsa detak (1) tidak mempunyai pengaruh terhadap keluaran Q  bila masukan R dan S beradu dalam posisi 0.  Flip-Flop tersebtu berada dalam posisi menganggur atau tetap selama pulsa detak 1. pada posisi S preset, masukan S (set ) dipindahkan ke 1. sisi yang naik dari pulsa detak 2 memungkinkan Q menjadi 1.  pulsa 3 dan pulsa 4 tidak berpegaruh terhadap keluaran Q. Selama pulsa 3 berada dalam mode set, sedangkan pulsa 4 berada dalam mode tetap. 

Tabel Kebenaran untuk Flip Flop R-S berdetak

         Gambar 1.7 Rangkaian Flip – Flop R-S yang berdetak dengan menggunakan  gerbang NAND

                                           Gambar 1.8 Deretan pulsa  Flip- Flop R-S yang berdetak

FLIP FLOP D

       Flip-Flop D menggunakan IC 7474

Simbol logika untuk Flip-Flop D ditunjukkan oleh Gambar 1.9 (a). Flip-Flop D hanya mempunyai satu masukan data (D) dan satu masukan detak (CLK). Keluaran dari (Q, dan Q). Flip-flop D disebut juga  sebagai Flip-Flop tunda. Kata “tunda” menggambarkan apa yang terjadi pada data, atau informasi pada masukan D. data (0 atau 1) pada masukan D di tunda 1 pulsa detak  dari pemasukan sampai keluaran Q.

                Tabel kebenaran yang disederhanakan untuk FlipFlop D diperlihatkan pada Gambar 1.9 (b). Perhatikan bahwa keluaran Q mengikuti masukan D sesusah satu ulsa detak (lihat kolom Qⁿ⁺¹ )

                                              Gambar 1.9 Simbol Logika untuk Flip-Flop D

Flip-Flop D hanya mempunyai satu masukan data (D) dan satu masukan detak (CLK). Keluaran dari (Q, dan Q).

FLIP FLOP J-K

      Menggunakan IC 7476

Merupakan Flip-Flop universal dan digunakan paling luas, memiliki sifat dari semua jenis Flip-Flop lain. Simbol logika unuk Flip-Flop J-K digambarkan pada Gambar 7.13 (a). Masukan yang diberi label J dan K merupakan masukan data. Masukan yang diberi labek CLK merupakan masukan detak. Keluaran Q dan Q merupakan keluaran komplementer biasa pada suatu Flip-Flop.

                                              Gambar 1.10 Simbol logika untuk Flip-Flop J-K

Masukan yang diberi label J dan K merupakan masukan data. Masukan yang diberi labek CLK merupakan masukan detak. Keluaran Q dan Q merupakan keluaran komplementer biasa pada suatu Flip-Flop





Download Bahan Kuliah Disini






Referensi
/Daftar Pustaka :

https://www.flip_flop.com/blogspot

 Rogel L.tokheim . 1990 .ELEKTRONIKA DIGITAL,second editions ,Penerbit Erlangga

bahan kuliah persentasi tahun 2014/2015,dosen : Darwison, MT